查看原文
其他

台积电的先进封装

来源:内容由半导体行业观察(ID:icbank)编译自semiwiki,谢谢


TSMC 的 3DFabric计划理应成为他们研讨会的一大焦点。我记得当台积电首次公开 CoWos 半导体生态系统时,包括我在内的所有人都叹了口气,想知道为什么台积电要冒险进入利润率相对较低的封装领域。


现在我们知道为什么了,这绝对很棒!


2012 年,台积电与赛灵思一起推出了当时最大的 FPGA,由四个相同的 28 纳米 FPGA 片组成,并排安装在硅中介层上。他们还开发了硅通孔 (TSV)、微凸块和重新分布层 (RDL) 来互连这些构建块。根据其结构,台积电将这种 IC 封装解决方案命名为 Chip-on-Wafer-on-Substrate ( CoWoS )。


这种基于构建块和 EDA 支持的封装技术已经成为高性能和高功率设计的事实上的行业标准。中介层最多可达三个步进电机区域(three stepper fields large),允许并排组合多个裸片、裸片堆叠和无源元件,并与亚微米 RDL 互连。最常见的应用是 CPU/GPU/TPU 与一个或多个高带宽存储器 (HBM) 的组合。


2017 年,台积电宣布了集成扇出技术 ( InFO )。它使用聚酰胺薄膜代替 CoWoS 中的硅中介层,从而降低单位成本和封装高度,这两个都是移动应用的重要成功标准。台积电已经出货了数千万个用于智能手机的 InFO 设计。


2019 年,台积电推出了集成芯片系统 ( SoIC ) 技术。使用前端(晶圆厂)设备,台积电可以非常精确地对齐,然后使用许多窄间距铜焊盘进行压焊设计,以进一步最小化外形尺寸、互连电容和功率。


今天,台积电拥有 3DFabric,这是一个全面的 3D 硅堆叠和先进封装技术系列。以下是媒体发布会上的台积电相关成果:


  • TSMC 3DFabric 包含多种先进的 3D 硅堆叠和先进的封装技术,可支持范围广泛的下一代产品:

  • 在 3D 硅堆叠部分,台积电正在 TSMC-SoIC 系列中添加基于微凸点的 SoIC-P,以支持更多对成本敏感的应用。

  • 2.5D CoWoS 平台可为人工智能、机器学习和数据中心等 HPC 应用集成高级逻辑和高带宽内存。InFO PoP 和 InFO-3D 支持移动应用,InFO-2.5D 支持 HPC chiplet 集成。

  • SoIC 堆叠芯片可以集成到 InFO 或 CoWoS 封装中,以实现最终系统集成。


CoWoS家族


  • 主要针对需要集成高级逻辑和 HBM 的 HPC 应用程序。

  • TSMC 已支持来自超过25 个领域的140 多种CoWoS 产品

  • 所有 CoWoS 解决方案的中介层尺寸都在增加,因此它们可以集成更先进的硅芯片和 HBM 堆栈,以满足更高的性能要求。

  • 台积电正在开发一种 CoWoS 解决方案,该解决方案具有高达6 倍光罩尺寸(约 5,000 平方毫米)的 RDL 中介层,能够容纳 12 个 HBM 存储器堆栈。


InFO技术


  • 对于移动应用,自 2016 年以来,InFO PoP 一直在为高端移动设备量产,并且可以在更小的封装尺寸中容纳更大、更厚的 SoC 芯片。

  • 对于 HPC 应用,无基板 InFO_M 支持高达 500 平方毫米的小芯片集成,适用于对外形尺寸敏感的应用。


3D硅堆叠技术


  • SoIC-P 基于 18-25μm 间距 μbump 堆叠,适用于对成本更敏感的应用,如移动、物联网、客户端等。

  • SoIC-X 基于无扰动堆叠,主要针对 HPC 应用。其晶圆上芯片堆叠方案具有 4.5 至 9μm 键距,并已在 TSMC 用于 HPC 应用的 N7 技术上量产。

  • SoIC 堆叠芯片可以进一步集成到 CoWoS、InFo 或传统的倒装芯片封装中,用于客户的最终产品。



3DFabric 联盟和 3Dblox 标准


在去年的开放式创新平台(OIP) 论坛上,台积电宣布成立新的 3DFabric联盟,这是继 IP、EDA、DCA、Cloud 和 VCA 联盟之后的第六个 OIP 联盟,以促进下一代 HPC 和移动设计的生态系统协作:


  • 提供 3Dblox 开放标准,

  • 实现内存和 TSMC 逻辑之间的紧密协作

  • 以及将 Substrate 和测试合作伙伴引入生态系统。


TSMC 推出了 3Dblox 1.5,这是其开放标准设计语言的最新版本,旨在降低 3D IC 设计的门槛。


  • TSMC 3Dblox是业界首个加速 EDA 自动化和互操作性的 3D IC 设计标准。

  • 3Dblox1.5 添加了自动凸点合成,帮助设计人员处理具有数千个凸点的大型芯片的复杂性,并有可能将设计时间缩短数月。

  • 台积电正在开发 3Dblox 2.0,以实现系统原型设计和设计重用,目标是今年下半年。



以上是台积电 3DFabric 技术如何启用 HPC 芯片的示例。这也支持我的观点,即 AMD 收购 Xilinx 的最大价值之一是 Xilinx 芯片团队。绝对没有人比 Xilinx 更了解如何实施先进的TSMC封装解决方案。

👇👇 点击文末【阅读原文】,可查看原文链接!

*免责声明:本文由作者原创。文章内容系作者个人观点,半导体行业观察转载仅为了传达一种不同的观点,不代表半导体行业观察对该观点赞同或支持,如果有任何异议,欢迎联系半导体行业观察。


今天是《半导体行业观察》为您分享的第3385期内容,欢迎关注。

推荐阅读


TI加入价格战,国内模拟芯片杀向血海!

强大的台积电:288种工艺,532个客户

混合键合,未来的主角!


半导体行业观察

半导体第一垂直媒体

实时 专业 原创 深度


识别二维码,回复下方关键词,阅读更多

晶圆|集成电路|设备|汽车芯片|存储|台积电|AI|封装

回复 投稿,看《如何成为“半导体行业观察”的一员 》

回复 搜索,还能轻松找到其他你感兴趣的文章!

继续滑动看下一个

您可能也对以下帖子感兴趣

文章有问题?点此查看未经处理的缓存