GaN基双极p型晶体管 | 应用物理前沿推介系列No.45
✦ +
+
本期推介
GaN BipFET: 双极输运带来的p型晶体管导通能力突破
半导体功率器件是电力电子系统中进行能量控制和能量转换的基本元器件，因其在电网、汽车、高铁等领域中的不可或缺性而被誉为电能转换的核心。随着以传统硅（Si）材料为基础的功率器件性能逐渐接近其理论极限，基于宽禁带半导体材料制造的电力电子器件展现出比Si更为优越的性能，为功率半导体产业的发展注入新的活力。新型宽禁带半导体材料氮化镓（GaN）具有禁带宽度大（约3.4 eV）、临界击穿电场高(> 3MV/cm)、电子漂移饱和速度高(~2.5×107cm/s)、热导率高、化学稳定性好及能够通过极化效应产生高迁移率的二维电子气(2-dimensional electron gas，2DEG)等特点，因而基于GaN材料的电力电子器件呈现出卓越的性能。
目前，大多数GaN电子器件基于分立晶体管设计。为充分发挥GaN晶体管性能优势，降低GaN基电子系统的成本，需采用集成电路的方法。作为低静态功耗互补型逻辑电路不可或缺的元器件，p型场效应晶体管(p-Channel Field Effect Transistor，p-FET)已在增强型(E-mode) GaN基高电子迁移率晶体管(high electron mobility transistor，HEMT)平台上利用已有的p-GaN层进行了演示[1]，展现出GaN功率集成电路（integrated circuit，IC）的具大潜力。然而，p型场效应晶体管有限的导通能力成为制约GaN基互补型逻辑电路向更高频和更高效率发展的阻碍。与2DEG的高电子迁移率(>2000 cm2/Vs)相比，p-GaN中的空穴迁移率本质上较低(<40 cm2/Vs)，这是由其N2p轨道决定的空穴有效质量(高达1.1，而Si的重空穴有效质量仅为0.537)所致。此外，由于Mg掺杂的受主能级较深，导致激活比例较低，p-GaN层中的激活的空穴浓度几乎很难达到1018 cm-3。
为了实现高性能的GaN基互补型逻辑电路，p-FET需要达到与n沟道HEMT相匹配的电流密度水平。其中一种方法是将p–FET的栅极尺寸缩小至200 nm以内，并利用自对准(self-aligned，SA)技术将鳍型(Fin)结构的宽度缩至20 nm，这一方法可显著提高电流密度，同时保持较好的开关电流比[2]。然而小尺寸器件的制造成本高昂，且Fin结构增加了器件的工艺复杂度。除了尺寸缩小，提升p-FET导通性能的另一途径是通过改变外延结构设计以提高空穴的浓度和迁移率。当前研究已经探索了N面GaN[3]、AlN/GaN背势垒[4]、超晶格[5]、InGaN插入层[6]等为代表的外延结构，并获得了较高的电流密度。然而，上述p沟道外延结构设计通常与商用p-GaN HEMT平台不兼容，使得氮化镓器件集成困难。更为重要的是，上述技术制造的p-FET的电流密度仍然受到空穴固有传输特性的本征限制。
图1 . (a) p-GaN栅HEMT和双极-p-FET在同一平台上的三维原理图截面图；( b ) HEMT中的p-GaN栅结构；( c ) p-FET中的凹槽栅结构；( d )刻蚀NPN堆栈侧壁的横截面TEM图像；（e）常规p-GaN HEMT平台上的NPN外延结构和Mg、Si掺杂剂的二次离子质谱( SIMS )深度剖面图。
为了解决这一难题，南方科技大学的研究团队提出了一项创新方案，即双极型p–FET（BipFET）器件，并联合香港科技大学、中国科学院苏州纳米技术与纳米仿生研究所的科研人员成功通过该技术实现了p-FET器件电流密度的显著提升[7]。该研究基于传统的商业p-GaN栅HEMT平台，在p-FET器件的漏极侧引入n-/p-/n-GaN (NPN) 外延叠层，其中顶部n-GaN层形成的欧姆接触作为p-FET器件的漏极，底部n-GaN层的欧姆接触与源极短路作为电流放大的电子源（图1）。当金属-绝缘层-半导体（metal-insulator-semiconductor，MIS）栅极开启后，NPN叠层作为双极结型晶体管( bipolar transistor，BJT ) 放大通过MIS沟道的小空穴电流，由于器件放大的导通电流主要载流子为NPN叠层中的电子，其迁移率远高于空穴，因此可以实现较高的电流密度。当MIS栅关断时，主要由NPN叠层的底部反向偏置的p-/n-GaN结来耐压，因此器件可以保持较低的关断电流（IOFF）。在双极型p–FET器件中，阈值电压(VTH )大小可以通过MIS栅下方p-GaN层的凹槽深度来调节。
图2. 在NPN叠层上制作的双极型晶体管的共发射极(a)转移特性曲线和(b)输出特性曲线 (器件结构尺寸: LE/WE/LEB/LB/LBC=5μm/20μm/2μm/2μm/3μm)；(c)线性转移特性曲线；(d)对数转移和栅极漏电流曲线；(e) Bi PFET与传统p-FET的输出特性曲线(器件结构尺寸: LG/WG/LNPN/WNPN/LGS/LGD=2μm/10μm/5μm/10μm/2μm/3μm)。
在NPN叠层上制作的双极型晶体管共射极I-V特性较为优异（图2a,b），对于20 × 5 μm2的器件，其电流增益β为22，关态集电极泄露电流约为10-8 mA，最大集电极电流密度（IC）为2.5 mA。对比了有无NPN叠层的p-FET的转移和输出特性(图2c-e），与传统p-FET相比，Bi PFET的漏极电流密度提高了17倍，达到120 mA/mm (VGS=-12V)。值得一提的是，Bi PFET和传统P-FET具有相同的MIS栅尺寸，能够在不降低MIS栅性能的前提下实现漏极电流密度的放大，p沟道MIS栅的低栅漏电流（IG）和高开关电流比在Bi PFET器件中得到了很好的保留(图2d）。
图3. ( a )常规p-FET和( b )双极Bi PFET的关态漏电流和击穿特性；( c )开态 ( VGS=-10 V , VDS=-10 V)时的电流密度分布；( d ) 关态( VGS=0 V , VDS=-10 V)时的电场分布。( e ) p-FET和( f ) Bi PFET在不同VDS_stress下的脉冲ID–VGS曲线（脉冲宽度和周期分别为50 ms和70 ms）。
Bi PFET成功将传统p-FET的关态漏极击穿电压由22 V提高到68 V(图3 a, b )。NPN叠层不仅可以提高漏极电流密度，还可以降低p沟道MIS栅上的压降。开态时，空穴通过p沟道注入形成较小的电流，在NPN叠层中触发较大的电子电流；关态时，在反向偏置的p-GaN /底端n-GaN结会形成耗尽区，耗尽区的空间电荷使电场分布更均匀，有效缓解了MIS栅上的电压应力(图3c,d）。此外，与传统p-FET相比，由于NPN外延叠层的引入降低了p沟MIS栅上的电压应力，在脉冲漏极电压应力下Bi PFET表现出更稳定的阈值电压 (图3 e, f )。
该工作表明Bi PFET结构可以显著提高GaN基p-FET的电流密度，其电流密度达到120 mA/mm，是传统p-FET电流密度的17倍。同时，该器件结构还保持了良好的常关特性，具有低栅漏电流、低亚阈值摆幅和高开-关电流比等特点。在适当缩小器件尺寸的情况下，预计Bi PFET器件的电流密度还有望进一步提高。此外，同一商业p-GaN HEMT平台上制作的增强型p-GaN HEMT也表现出优异的性能，证明了n沟道器件与Bi PFET集成实现单片互补逻辑和功率IC的可行性。结合Si基GaN异质外延平台的低成本、易集成和GaN器件高效、高性能的优势，可以将GaN射频器件、功率器件、驱动和控制等电路单片集成，实现高频、高效的Si基全GaN智能射频和功率芯片。值得注意的是，AlGaN/GaN异质结工艺平台能够依靠自发极化和压电极化实现高浓度的2DEG，这种极化现象几乎不受温度影响，相比Si材料以及SiC和GaN体材料，不需要考虑高温下的本征激发和在极低温条件下载流子冻析效应的影响。利用该技术未来有望实现小型化、高速化和智能化的真正意义上的全GaN功率集成电路，有望在消费电子、新能源、机器人以及航空航天等新兴应用领域得到开发应用。
推介人
黄森，中国科学院微电子所研究员，博导，国际IEEE高级会员，获国家自然基金委优秀青年基金和中科院青促会优秀会员资助，长期致力于III族氮化物电子器件和物理研究。
参考资料
[1] CHU R, CAO Y, CHEN M, et al. IEEE Electron Device Letters, 2016, 37(3): 269-271. DOI:10.1109/LED.2016.2515103.
[2] XIE Q, YUAN M, NIROULA J, et al. 2022 International Electron Devices Meeting (IEDM). San Francisco, CA, USA: IEEE, 2022: 35.3.1-35.3.4. DOI:10.1109/IEDM45625.2022.10019401.
[3] KRISHNA A, RAJ A, HATUI N, et al. Applied Physics Letters, 2019, 115(17): 172105. DOI:10.1063/1.5124326.
[4] S. J. Bader, et al., 2019 International Electron Devices Meeting (IEDM). San Francisco, CA, USA: IEEE, 2019: 4.5.1-4.5.4. DOI:10.1109/IEDM19573.2019.8993532
[5] RAJ A, KRISHNA A, HATUI N, et al. IEEE Electron Device Letters, 2020, 41(2): 220-223. DOI:10.1109/LED.2019.2963428.
[6] Zimmermann T, Neuburger M, Kunze M, et al. IEEE Electron Device Letters, 25(7), 450–452. DOI:10.1109/led.2004.830285.
[7] TANG J, JIANG Z, WANG C, et al. 2023 International Electron Devices Meeting (IEDM). San Francisco, CA, USA: IEEE, 2023:
往期推介
暗能量理论的首次确定性实验检验 | 应用物理前沿推介No.4
面向量子计算的低温射频控制器的实现 | 应用物理前沿推介系列No.11
拓扑绝缘体中太赫兹极化激元的实空间成像 | 应用物理前沿推介系列No.13
玻璃转变的Lindermann判据 | 应用物理前沿推介系列No.14
高空穴迁移率金刚石基晶体管 | 应用物理前沿推介系列No.15
基于非厄米趋肤效应的拓扑模态波函数重塑 | 应用物理前沿推介系列No.16
基于3D打印技术的太赫兹器件研制 | 应用物理前沿推介系列No.17
基于感存算一体的人工智能视觉成像 | 应用物理前沿推介系列No.19
范德华异质结构在高效红外探测器的应用 | 应用物理前沿推介系列No.20
无滤波的中红外圆偏振光探测器 | 应用物理前沿推介系列No.21
超结构吸收体单晶高性能红外探测器 | 应用物理前沿推介系列No.23
基于二维磁性半导体构筑新型二维电子器件 | 应用物理前沿推介系列No.24
纳/微机电系统电控RGB彩色显示器 | 应用物理前沿推介系列No.25
基于NV色心的芯片电磁兼容测试技术 | 应用物理前沿推介系列No.28
硅基单片集成胶体量子点短波红外成像芯片 | 应用物理前沿推介系列No.29
非晶碳/金刚石相变机制以及新型碳材料研究进展 | 应用物理前沿推介系列No.30
新型低温快离子导体的设计和实现 | 应用物理前沿推介系列No.31
多轴原子干涉惯性测量技术 | 应用物理前沿推介系列No.32
基于声表面波的弱磁场传感技术 | 应用物理前沿推介系列No.35
反铁磁拓扑绝缘体中的非线性声子学 | 应用物理前沿推介系列No.37
高压极端条件下的量子传感 | 应用物理前沿推介系列No.39
功能氧化物薄膜的锂离子调控 | 应用物理前沿推介系列No.42
前沿推介专栏
为推动中国的应用物理研究，中国物理学学会和中科院物理所“应用物理中心“合作推出《应用物理前沿推介》专栏，用以推动应用物理的学科教育，推介国际应用物理前沿的最新重要成果，把握有重大应用潜力的物理研究动态，促进不同学科和不同领域之间的交叉融合，激发新的原创思想，使物理研究更好地服务国家战略需求。
中国物理学会特别成立了“应用物理前沿推介委员会”，同时将鼓励各方向召集人牵头组织针对所在领域的专题讨论会，使广大物理同行以未来重大应用为牵引，进行有深度的学术研讨，促进优秀科学家之间的思想碰撞，激发科学家提出有颠覆性应用潜力的新原理、新方法、新技术路线和新概念。
专栏推介文章由“前沿推介委员会”委员亲自或邀请知名专家撰稿，具有前瞻性(Foresight)，易读性(Accessibility)，洞察性(Insights)，快速性(Timeliness)和突出性(Highlights)等特色亮点。
中国物理学会
应用物理前沿推介委员会
主 任：吴义政， 复旦大学
副主任：杨海涛，中科院物理所
一、传感与探测方向
召集人：柴国志
委 员：王鹏、彭斌、黄晓砥、贺晓霞
二、量子精密测量方向
召集人：荣星
委 员：屈继峰、刘刚钦、杜关祥、鲁大为
三、新型信息载体与技术方向
召集人：黄元
委 员：李志强、郝玉峰、叶堉、张金星
四、微波与太赫兹物理与技术方向
召集人：孙亮
委 员：齐静波、陶洪琪、李龙、高翔
五、光子与光电子学方向
召集人：肖云峰
委 员：魏钟鸣、王建禄、李家方、邓震
六、功率半导体物理与器件方向
召集人：孙钱
委 员：黄森、江洋、周弘、王俊
七、材料物理方向
召集人：于浦
委 员：柳延辉、刘淼、周家东、于海滨
八、低温物理与技术方向
召集人：金魁
委 员：程智刚、刘楠、李雪、沈俊
九、能量转化、存储与传输方向
召集人：禹习谦
委 员：史迅、刘明桢、赵怀周、王凯
十、极端条件物理与技术方向
召集人：吉亮亮
委 员：于晓辉、周睿、胡建波、付恩刚
END
设计：陈 龙
排版：陈 龙
美编：张 悦
主编：吴义政
副主编：杨海涛
往期精彩
点亮“在看”，点亮科学之星